在當(dāng)今社會生活中，越來越多地方需要用到崗位職責(zé)，制定崗位職責(zé)可以最大限度地實(shí)現(xiàn)勞動用工的科學(xué)配置。那么什么樣的崗位職責(zé)才是有效的呢？以下是小編整理的集成電路設(shè)計(jì)崗位職責(zé)，希望對大家有所幫助。
集成電路設(shè)計(jì)崗位職責(zé)1
職責(zé):
1、負(fù)責(zé)進(jìn)行移動通信pa產(chǎn)品設(shè)計(jì);
2、進(jìn)行仿真、驗(yàn)證和評估;
3、指導(dǎo)版圖工程師設(shè)計(jì);
4、配合應(yīng)用和產(chǎn)品工程師,測試工程師使產(chǎn)品成功進(jìn)入量產(chǎn);
要求:
1、熟悉大信號設(shè)計(jì);
2、熟練使用cadence、ads等eda設(shè)計(jì)工具;熟悉后仿真驗(yàn)證;
3、熟練使用em仿真工具;
4、熟練使用主要射頻及微波測試儀器;
5、碩士或博士學(xué)位,電子工程、微電子及相關(guān)專業(yè);
優(yōu)先:
1、射頻功率放大器、射頻前端設(shè)計(jì)經(jīng)驗(yàn);
2、熟悉化合物或soi半導(dǎo)體器件及建模優(yōu)先
3、熟悉代工廠、封裝廠制造流程,有豐富的溝通經(jīng)驗(yàn);
4、有一定的英語口語或聽力能力;
集成電路設(shè)計(jì)崗位職責(zé)2
崗位職責(zé):
1、 參與模塊前端設(shè)計(jì)工作，包括ip集成、模塊設(shè)計(jì)、子系統(tǒng)仿真;
2、 負(fù)責(zé)模塊的優(yōu)化，參與制定ip規(guī)格，編寫相關(guān)文檔;
3、 負(fù)責(zé)將開發(fā)工作產(chǎn)物(設(shè)計(jì)文檔、代碼等文件)上傳git服務(wù)器;
4、 配合驗(yàn)證人員完成模塊驗(yàn)證;
5、 配合fpga開發(fā)人員完成fpga驗(yàn)證;
6、 負(fù)責(zé)與測試人員和客戶溝通相關(guān)開發(fā)需求和功能;
7、 每周提交周報(bào)到經(jīng)理和所在項(xiàng)目的pm和pl;
8、 完成上級布置的.其它工作。
崗位要求:
1、應(yīng)知應(yīng)會:代碼設(shè)計(jì)規(guī)范、代碼編碼規(guī)范、代碼發(fā)布流程
2、專業(yè)技能:
熟練掌握verilog hdl語言;
熟練掌握數(shù)字電路設(shè)計(jì)流程及方法;
對邏輯綜合、時序收斂、形式驗(yàn)證等數(shù)字前端設(shè)計(jì)方法有一定了解;
對fpga實(shí)現(xiàn)有一定的了解;
熟悉perl、python、shell、tcl等腳本語言;
對密碼算法有一定的了解;
具有一定的技術(shù)文檔編寫能力，能獨(dú)立編制模塊的用戶手冊、集成手冊等。
3、工具使用:
熟練使用dc、vcs、verdi等ic設(shè)計(jì)前端eda工具;
熟練使用版本管理軟件(git、svn等);
熟練使用office(word、excel、powerpoint)等各種辦公軟件。
4、 具有較強(qiáng)的再學(xué)習(xí)能力;能熟練閱讀英文技術(shù)資料，能進(jìn)行英文書面和口語交流。
5、良好的語言、書面表達(dá)和溝通能力;主動性和團(tuán)隊(duì)協(xié)作意識。
集成電路設(shè)計(jì)崗位職責(zé)3
職責(zé)描述：
1、熟練掌握模擬集成電路或數(shù)字集成電路的設(shè)計(jì)概念和流程，獨(dú)立或合作完成線路設(shè)計(jì)；
2、熟悉cadence、spice等仿真工具，對線路做各項(xiàng)優(yōu)化和驗(yàn)證；
3、熟悉測試和應(yīng)用環(huán)境，能夠針對自己的產(chǎn)品做各種失效和故障分析；
4、對半導(dǎo)體工藝有一定了解，完成工藝選擇和線路優(yōu)化；
5、參與產(chǎn)品的`前期規(guī)劃，主動了解和分析客戶的詳細(xì)指標(biāo)需求；
職位要求：
1、重點(diǎn)本科及以上學(xué)歷，有經(jīng)驗(yàn)更合適；
2、微電子、電路設(shè)計(jì)或者電子工程類專業(yè)；
3、較強(qiáng)的學(xué)習(xí)能力；
4、良好的溝通能力和團(tuán)隊(duì)合作能力； 5、薪資面議。
崗位要求：
學(xué)歷要求：本科
語言要求：不限
年齡要求：不限
工作年限：不限
集成電路設(shè)計(jì)崗位職責(zé)4
崗位職責(zé):
1 基于cmos工藝的射頻收發(fā)芯片的電路和系統(tǒng)設(shè)計(jì),制定各模塊性能指標(biāo)和實(shí)現(xiàn)方案;
2 獨(dú)立進(jìn)行射頻電路模塊的設(shè)計(jì),其中包括電路結(jié)構(gòu)的確立、行為級和電路級的仿真、電路的'實(shí)現(xiàn)和芯片的測試,并指導(dǎo)系統(tǒng)級射頻應(yīng)用。
3根據(jù)規(guī)范設(shè)計(jì)射頻集成電路諸如lna、 mixer、pll、 vco, filter, vga,ad da和pa等
4.根據(jù)系統(tǒng)要求將各個功能模塊集成為soc系統(tǒng)
5.根據(jù)電路要求指導(dǎo)版圖工程師進(jìn)行版圖設(shè)計(jì)
6根據(jù)設(shè)計(jì)結(jié)果完成設(shè)計(jì)文檔和測試計(jì)劃
7芯片功能模塊和系統(tǒng)測試、性能評估和問題分析
任職要求:
1.微電子學(xué),半導(dǎo)體或相關(guān)專業(yè)碩士及以上學(xué)歷
2.有l(wèi)na、 mixer、pll、vco、pa, filter,vga, ad,da等模塊的設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先
3.熟練掌握電路原理基礎(chǔ)知識,了解反饋理論及其應(yīng)用
4.能正確分析諸如運(yùn)放,功放,混頻器等集成單元電路
5.熟練使用cadence 集成電路設(shè)計(jì)環(huán)境
6.會用電路仿真軟件建立正確的仿真測試平臺并正確分析電路仿真結(jié)果
7.良好的團(tuán)隊(duì)合作精神,工作敬業(yè)負(fù)責(zé)
集成電路設(shè)計(jì)崗位職責(zé)5
模擬集成電路設(shè)計(jì)工程師 南京華訊方舟通信設(shè)備有限公司 南京華訊方舟通信設(shè)備有限公司,南京華訊,南京華訊方舟,南京華訊
1、根據(jù)設(shè)計(jì)指標(biāo)設(shè)計(jì)bg、ldo、opa、comparator等基本電路;
2、根據(jù)系統(tǒng)要求參與設(shè)計(jì)pll、adc、dac、filter、vga等系統(tǒng);
3、根據(jù)電路要求配合版圖工程師完成相應(yīng)版圖的設(shè)計(jì);
4、根據(jù)電路設(shè)計(jì)結(jié)果完成設(shè)計(jì)文檔的編寫以及制定相應(yīng)的`測試計(jì)劃;
5、配合測試工程師完成相應(yīng)模塊的測試,并根據(jù)測試數(shù)據(jù)進(jìn)行性能評估以及問題分析;
職位要求:
1、本科以上微電子、電子工程、電子信息等專業(yè);
2、具備兩年以上模擬集成電路設(shè)計(jì)經(jīng)驗(yàn);
3、對運(yùn)放、比較器、帶隙基準(zhǔn)等基本模塊的原理有比較深刻的認(rèn)識;
4、有pll/adc/dac/filter/ldo等模塊設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先;
5、熟悉使用cadence virtuoso集成電路設(shè)計(jì)平臺;
6、良好的團(tuán)隊(duì)合作精神,工作敬業(yè)負(fù)責(zé)。
集成電路設(shè)計(jì)崗位職責(zé)6
職責(zé)描述:
1. 參與產(chǎn)品架構(gòu)設(shè)計(jì)
2. 按照產(chǎn)品定義完成ip設(shè)計(jì)及系統(tǒng)設(shè)計(jì)
3. 配合fpga進(jìn)行系統(tǒng)調(diào)試
4. 參與數(shù)字電路的仿真驗(yàn)證
5. 參與芯片的數(shù)字流程
6. 編寫ip及產(chǎn)品文檔
任職要求:
1. 電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷
2. 在數(shù)字設(shè)計(jì)領(lǐng)域有2年以上工作經(jīng)驗(yàn)
3. 熟悉verilog hdl語言,熟悉arm,amba總線及常用ip的.原理
4. 熟悉常用的eda工具,理解芯片時序以及測試概念
5. 具有arm或者mcu項(xiàng)目經(jīng)驗(yàn)者優(yōu)先
6. 具有團(tuán)隊(duì)精神,責(zé)任感,積極主動,溝通能力強(qiáng)
集成電路設(shè)計(jì)崗位職責(zé)7
崗位職責(zé):
主要負(fù)責(zé)前端設(shè)計(jì),后端研發(fā),ic的設(shè)計(jì);
1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫、驗(yàn)證、綜合、時序分析、可測性設(shè)計(jì);
2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改;
3.制作ic芯片功能說明書;
4.負(fù)責(zé)芯片的開發(fā)和設(shè)計(jì)工作;
5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì),提供技術(shù)支持;
6.及時編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料,實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
崗位職責(zé):
主要負(fù)責(zé)前端設(shè)計(jì),后端研發(fā),ic的設(shè)計(jì);
1.負(fù)責(zé)數(shù)字電路的'規(guī)格定義、rtl代碼編寫、驗(yàn)證、綜合、時序分析、可測性設(shè)計(jì);
2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改;
3.制作ic芯片功能說明書;
4.負(fù)責(zé)芯片的開發(fā)和設(shè)計(jì)工作;
5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì),提供技術(shù)支持;
6.及時編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料,實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
四、職位要求:
1、25-40歲,211統(tǒng)招本科,5年工作經(jīng)驗(yàn)。
2、豐富的ic設(shè)計(jì)經(jīng)驗(yàn)。
集成電路設(shè)計(jì)崗位職責(zé)8
工作內(nèi)容:
負(fù)責(zé)進(jìn)行版圖布局規(guī)劃。
與設(shè)計(jì)工程師進(jìn)行有效溝通,協(xié)助其查找問題,并提出合理化建議。
進(jìn)行驗(yàn)證工作。
要求:
1.本科學(xué)歷,電子、微電子等相關(guān)專業(yè);
2.2年以上相關(guān)工作經(jīng)驗(yàn);
3.了解和熟悉混合信號芯片版圖設(shè)計(jì)流程,熟練掌握calibre lvs/drc;
4.熟悉cmos工藝生產(chǎn)流程,有floorplanning經(jīng)驗(yàn);
5.熟練使用cadence布局布線工具,了解高頻、低噪聲、高對稱性等條件下的版圖設(shè)計(jì);
6.熟悉latch-up、esd、天線效應(yīng)在版圖設(shè)計(jì)中的解決方案;
7.有多次全定制ic產(chǎn)品tape-out經(jīng)驗(yàn)優(yōu)先;
集成電路設(shè)計(jì)崗位職責(zé)9
職責(zé)描述:
1. 負(fù)責(zé)產(chǎn)品架構(gòu)設(shè)計(jì)
2. 按照產(chǎn)品定義完成ip設(shè)計(jì)及系統(tǒng)設(shè)計(jì)
3. 配合fpga進(jìn)行系統(tǒng)調(diào)試
4. 參與數(shù)字電路的仿真驗(yàn)證
5. 參與芯片的'數(shù)字流程
6. 編寫ip及產(chǎn)品文檔
任職要求:
1. 電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷
2. 在數(shù)字設(shè)計(jì)領(lǐng)域有5年以上工作經(jīng)驗(yàn)
3. 熟悉verilog hdl語言,熟悉arm,amba總線及常用ip的原理
4. 熟悉常用的eda工具
5. 具有arm soc芯片或者mcu項(xiàng)目經(jīng)驗(yàn)
6. 具有芯片成功流片經(jīng)驗(yàn)
7. 具有團(tuán)隊(duì)精神,責(zé)任感,積極主動,溝通能力強(qiáng)
集成電路設(shè)計(jì)崗位職責(zé)10
崗位職責(zé)
1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫、驗(yàn)證、綜合、時序分析、可測性設(shè)計(jì)；
2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改；
3.制作ic芯片功能說明書；
4.負(fù)責(zé)芯片的開發(fā)和設(shè)計(jì)工作；
5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì)，提供技術(shù)支持；
6.及時編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
崗位要求
1.有扎實(shí)的.電路基礎(chǔ)知識，有一定的集成電路工藝基礎(chǔ)，有較強(qiáng)的電路分析能力；
2.熟悉eda的電路設(shè)計(jì)、版圖設(shè)計(jì)及模擬工具；
3.熟悉模擬集成電路設(shè)計(jì)流程和設(shè)計(jì)方法；
4.熟悉模擬集成電路基本構(gòu)造模塊如adc/dac，pll，bandgap，op-amp，comparator，buffer等；
5.能夠設(shè)計(jì)相應(yīng)的集成電路；
6.具有團(tuán)隊(duì)合作能力，解決問題能力強(qiáng)。
發(fā)展方向
可向以下方向發(fā)展：
1.技術(shù)經(jīng)理
2.電子技術(shù)研發(fā)工程師
3.it項(xiàng)目經(jīng)理
集成電路設(shè)計(jì)崗位職責(zé)11
職位信息
1、完成模擬電路設(shè)計(jì)、仿真和驗(yàn)證及相應(yīng)文檔撰寫等工作。
2、協(xié)助完成相關(guān)電路的實(shí)驗(yàn)室測試等工作
職位要求
1、熟練掌握混合信號芯片設(shè)計(jì)流程,掌握基本的模擬電路知識,熟悉器件模型,器件參數(shù)及相關(guān)仿真工具;
2、具有至少兩年模擬集成電路線路設(shè)計(jì)經(jīng)驗(yàn),有相關(guān)帶隙基準(zhǔn),ldo,運(yùn)放等設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
3、具有良好的動手能力和溝通能力。 職位信息
1、完成模擬電路設(shè)計(jì)、仿真和驗(yàn)證及相應(yīng)文檔撰寫等工作。
2、協(xié)助完成相關(guān)電路的.實(shí)驗(yàn)室測試等工作
職位要求
1、熟練掌握混合信號芯片設(shè)計(jì)流程,掌握基本的模擬電路知識,熟悉器件模型,器件參數(shù)及相關(guān)仿真工具;
2、具有至少兩年模擬集成電路線路設(shè)計(jì)經(jīng)驗(yàn),有相關(guān)帶隙基準(zhǔn),ldo,運(yùn)放等設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
3、具有良好的動手能力和溝通能力。
集成電路設(shè)計(jì)崗位職責(zé)12
數(shù)字集成電路后端設(shè)計(jì)
工作職責(zé):微處理器,存儲器控制,和芯片外設(shè)接口等后端設(shè)計(jì),40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設(shè)計(jì)全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設(shè)計(jì)經(jīng)驗(yàn)
工作職責(zé):微處理器,存儲器控制,和芯片外設(shè)接口等后端設(shè)計(jì),40-180nm工藝。
要求:
1、熟悉數(shù)字電路后端設(shè)計(jì)全流程,包含pr,cts,sta,power analysis 等。
2、5年以上后端設(shè)計(jì)經(jīng)驗(yàn)
集成電路設(shè)計(jì)崗位職責(zé)13
ic版圖設(shè)計(jì)師(集成電路版圖設(shè)計(jì)師) 華芯微電子 蘇州華芯微電子股份有限公司,華芯微,華芯微電子,華芯
1. 能熟練使用 業(yè)內(nèi)eda芯片版圖設(shè)計(jì)工具,(芯片級非電路板級);
2. 有相關(guān)集成電路版圖自動布局布線經(jīng)驗(yàn),對數(shù)字集成電路后端理解深刻,能夠獨(dú)立完成集成電路版圖設(shè)計(jì);
3. 了解模擬芯片和數(shù)字芯片的設(shè)計(jì)流程;
4. 熟悉 cmos 和 bipolar 常用工藝的元件層次;
5. 獨(dú)立完成 drc, lvs;知道如何辨別drc error;
6. 熟悉 gard ring, interdigitation, matching 等布圖方法;
7. 微電子相關(guān)專業(yè)畢業(yè)
8. 本崗位工作經(jīng)驗(yàn)在2年以上
特別提示:
xxxx 非pcb版圖設(shè)計(jì)領(lǐng)域
集成電路設(shè)計(jì)崗位職責(zé)14
崗位職責(zé):
1. 根據(jù)電路設(shè)計(jì), 對芯片的版圖,封裝等進(jìn)行布局, 規(guī)劃;
2. 負(fù)責(zé)完成相關(guān)電路的版圖實(shí)現(xiàn);
3. 合理應(yīng)用晶圓廠的.制程,有效提升整體電路性能;
4. 配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);
能力要求:
1. 精通運(yùn)算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計(jì);
2. 精通esd 設(shè)計(jì)原則
3. 精通各種封裝技術(shù)者優(yōu)先
4. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計(jì)文件;
5. 有5年以上ic設(shè)計(jì)經(jīng)驗(yàn),熟練ic設(shè)計(jì)流程和eda工具;
6. 微電子、電子工程等相關(guān)專業(yè)本科或以上學(xué)歷; 崗位職責(zé):
1. 根據(jù)電路設(shè)計(jì), 對芯片的版圖,封裝等進(jìn)行布局, 規(guī)劃;
2. 負(fù)責(zé)完成相關(guān)電路的版圖實(shí)現(xiàn);
3. 合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;
4. 配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);
集成電路設(shè)計(jì)崗位職責(zé)15
崗位職責(zé):
1、負(fù)責(zé)新模擬ip的.定義,仿真,設(shè)計(jì);
2、負(fù)責(zé)模擬ip的數(shù)據(jù)手冊文檔更新,編寫,維護(hù);
3、負(fù)責(zé)模擬ip的測試,評價,維護(hù);
4、參與soc芯片規(guī)格定義,芯片測試和量產(chǎn)支持
5、參與電源管理方向或者audio codec方向,ic規(guī)格定義,項(xiàng)目開發(fā),芯片測試和量產(chǎn)支持
相關(guān)技能要求:
1、了解半導(dǎo)體器件物理與工藝等相關(guān)基礎(chǔ)知識;
2、能夠獨(dú)立分析并設(shè)計(jì)如下模塊或其中之一:
op;pga;osc;adc;dac;dcdc;ldo;codec等ip模塊;
3、會使用實(shí)驗(yàn)室基本測試設(shè)備進(jìn)行ip測試,評價與分析。
4、有低功耗codec設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
5、有高速adc/dac ip設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
6、有高精度sigma-delta adc/dac ip設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
7、dc/dc 設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
8、良好的文檔能力,能夠高質(zhì)量撰寫各類工作報(bào)告
9、要求具備團(tuán)隊(duì)合作精神,自我激勵,能夠按進(jìn)度及計(jì)劃完成任務(wù)
- 相關(guān)推薦
【集成電路設(shè)計(jì)崗位職責(zé)】相關(guān)文章：
集成項(xiàng)目崗位職責(zé)01-18
集成實(shí)施崗位職責(zé)03-21
持續(xù)集成崗位職責(zé)04-18
集成開發(fā)崗位職責(zé)(3篇)07-05
系統(tǒng)集成銷售崗位職責(zé)04-12
系統(tǒng)集成管理崗位職責(zé)02-20